🛒 Arduino, ESP32 и модули
Samsung HBM5 ilə HBM4E-ni ikiqatlayır: 4 TB/s hər stack və 4096-bit interfeys hədəfi

Samsung намекает на HBM5: вдвое больше пропускной способности HBM4E и возможный 4096‑битный интерфейс

HBM5 от Samsung нацелена на 2× пропускную способность HBM4E и +20% энергоэффективности, что может потребовать расширения шины до 4096 бит.

3 сентября 2026 г.2 мин чтения55 теги

Цели HBM5: 2× HBM4E и +20% энергоэффективности

На мероприятии Memory Executive Summit, проходящем перед Semicon Taiwan 2026, Samsung раскрыла ориентиры для следующего поколения памяти HBM5. По словам Чхве Чан‑сока, руководителя планирования продуктов в подразделении памяти Samsung Electronics DS, HBM5 должна:

  • обеспечить двукратный рост производительности относительно HBM4E;
  • улучшить производительность на ватт примерно на 20%.

Ранее Samsung сообщала, что стеки HBM5 получат блок heat path block (HPB), который уменьшит тепловое сопротивление на ~20% и упростит охлаждение модулей.

При удвоении пропускной способности один стек HBM5 может выйти на уровень порядка 4 ТБ/с уже в 2028–2029 годах.

4096‑битный интерфейс и AI‑ускорители

Сегодня производители DRAM и IP (Micron, Samsung, SK hynix, Cadence, Rambus, Synopsys) уже предлагают контроллеры и PHY для HBM4/HBM4E с рейтингом до 16 GT/s, однако официальный стандарт JEDEC для HBM4E, как ожидается, составит около 12 GT/s.

Чтобы удвоить пропускную способность HBM4E, спецификация HBM5 должна либо:

  • удвоить скорость на вывод с 12 GT/s до 24 GT/s;
  • удвоить разрядность интерфейса с 2048 до 4096 бит;
  • или совместить умеренно более широкую шину с повышением скорости.

Идея 4096‑битного интерфейса HBM уже рассматривалась в работах KAIST и Marvell, но это нельзя считать даже полуофициальным подтверждением курса JEDEC.

С точки зрения производительности на ватт расширение шины обычно проще, чем удвоение скорости сигнала на каждом выводе: высокие скорости требуют более быстрых драйверов/приёмников, жёстких допусков по таймингу, сложной эквализации и PHY. Однако переход с 2048 на 4096 выводов означает вдвое больше TSV/I/O, bump‑контактов, более сложную трассировку и крайне сложный базовый кристалл.

TSMC ожидает, что к концу десятилетия AI‑ускорители будут использовать 20–24 стека HBM5/HBM5E в одном корпусе, что даст колоссальные 80–96 ТБ/с суммарной пропускной способности памяти.

Таким образом, заявленная цель — удвоить 2 ТБ/с на стек у HBM4E всего за одно поколение — выглядит крайне агрессивной, но хорошо отражает требования будущих AI‑нагрузок.


Источник: Tom's Hardware