HBM5 nə vəd edir?
Samsung Memory Executive Summit tədbirində növbəti nəsil HBM5 yaddaşının hədəflərini açıqlayıb. Şirkət HBM4E ilə müqayisədə:
- ümumi performansı 2 dəfə,
- performans/vatt göstəricisini isə təxminən 20% yaxşılaşdırmağı planlaşdırır.
Bu nəsildə heat path block (HPB) strukturu istifadə olunacaq. HPB istilik müqavimətini ~20% azaldır, beləliklə HBM5 stack-lərinin soyudulmasını asanlaşdırır. Məqsəd odur ki, bir HBM5 stack üçün təxminən 4 TB/s pik yaddaş zolaq eni əldə olunsun – bu, təqribən 2028–2029 dövrünə planlaşdırılır.
4096-bit interfeys və AI sürətləndiricilər
Hazırda HBM4/HBM4E üçün rəsmi JEDEC sürəti təxminən 12 GT/s səviyyəsindədir. Əgər HBM5 bu zolaq enini ikiqat artırmalıdırsa, standartın qarşısında iki əsas yol var:
- pin başına sürəti 12 GT/s → 24 GT/s qaldırmaq;
- interfeys enini 2048 bit → 4096 bit genişləndirmək;
- və ya bu iki yanaşmanın kombinasiyası.
4096-bit HBM interfeysi ideyası artıq KAIST və Marvell tədqiqatlarında səsləndirilib, lakin hələ JEDEC səviyyəsində rəsmi deyil. Geniş interfeys enerji baxımından daha sərfəli ola bilər (daha çox bit, lakin hər xəttdə daha aşağı sürət), amma bu, ikiqat TSV/IO xətti, daha mürəkkəb routing, xeyli çətin base die topologiyası deməkdir.
TSMC proqnozlaşdırır ki, onilliyin sonuna qədər AI sürətləndiricilər bir paketdə 20–24 HBM5/HBM5E stack istifadə edəcək. Bu isə sistem səviyyəsində 80–96 TB/s yaddaş zolaq eni deməkdir – GPU/AI accelerator dizaynları üçün tamamilə yeni sinifdir.
Enerji səmərəliliyində əlavə 20% isə yalnız sürətlə deyil, həm də DRAM prosesinin yaxşılaşdırılması, TSV I/O gərginliyinin azaldılması və memarlıq/power management optimizasiyaları hesabına əldə oluna bilər.
Mənbə: Tom's Hardware
